任务内容：

1. 担任数字集成电路的前端设想与考证，后端幅员设想；

2. 担任相干的芯片测试和芯片利用撑持；

3. 担任设想和测试相干文档清算和编写等任务。

任职资历：

1. 本科以上学历，对数字电路逻辑设想有必然领会，熟习Verilog HDL代码编写及其考证；

2. 熟习Matlab、Modelsim、ISE、Quarter、NC_Verilog、PT、DC等一种或多种数字电路设想东西；

3. 熟习VLSI数字电路体系前端设想流程，对逻辑综合、时序收敛、情势考证等数字前端设想体例有必然领会；

4. 有ASIC/FPGA相干设想经历。